Chi lavora con segnali e matrici vuole precisione senza pagare il conto energetico delle GPU. Da Pechino arriva un chip di calcolo analogico basato su memoria resistiva – cioè un’architettura in cui celle di memoria con livelli di resistenza programmabili (RRAM) eseguono moltiplicazioni e somme tra matrici direttamente dentro la memoria, riducendo spostamenti di dati ed energia – che raggiunge un’accuratezza paragonabile ai sistemi digitali tradizionali e, a parità di precisione, taglia i consumi di circa 3–5× oggi, con margini fino a ~100× nelle proiezioni degli autori.
La notizia, apparsa su Nature Electronics a metà ottobre, segna un progresso deciso su un problema annoso dell’informatica analogica, ovvero tenere insieme alta precisione e scalabilità. Secondo le proiezioni di benchmarking degli autori, il throughput potrebbe spingersi fino a ~1000 volte rispetto a processori digitali (GPU per core e un ASIC) in scenari futuri con array più grandi e circuiti più veloci. Alle dimensioni valutate, il vantaggio stimato è di ~10×.
Il gruppo guidato da Sun Zhong, dell’Istituto di Intelligenza Artificiale dell’Università di Pechino, ha combinato dispositivi resistivi, circuiti originali e algoritmi classici per costruire un risolutore analogico di equazioni matriciali ad alta precisione. Il sistema usa chip di memoria ad accesso casuale resistiva prodotti con tecnologie standard a quaranta nanometri (un processo CMOS commerciale maturo e ampiamente disponibile nell’industria, per questo meno costoso e più facile da produrre su larga scala) e raggiunge 24 bit in virgola fissa, un livello comparabile ai 32 bit in virgola mobile dei processori digitali. È un punto di svolta, perché l’elaborazione analogica ha storicamente sofferto di scarsa accuratezza.
Nel rilevamento di segnali in sistemi MIMO massivi, fondamentale per le reti 5G avanzate e le future 6G, il chip ha raggiunto prestazioni in linea con i processori digitali standard in appena tre iterazioni (a ogni iterazione il sistema aggiorna la soluzione riducendo l’errore e aumentando la precisione). Per matrici 128×128, il throughput computazionale risulta circa dieci volte superiore rispetto ai migliori processori digitali e secondo le proiezioni degli autori potrebbe crescere ulteriormente con array più grandi e circuiti ottimizzati. A parità di precisione, l’efficienza energetica stimata è da tre a cinque volte maggiore rispetto alle soluzioni digitali convenzionali, con margini di miglioramento fino a due ordini di grandezza in versioni future del sistema.
Il motore del sistema è un metodo iterativo che unisce un’inversione di matrici a bassa precisione con una moltiplicazione matrice-vettore ad alta precisione, entrambe effettuate su chip con celle di memoria a tre bit. L’approccio sfrutta il bit-slicing, ossia spezzare i numeri in “fette” di pochi bit, elaborate sulle celle RRAM da 3 bit e poi riassemblate con i pesi corretti per ricostruire un valore ad alta precisione, e l’algoritmo BlockAMC per affrontare equazioni di scala maggiore. I ricercatori hanno validato sperimentalmente la soluzione di problemi con matrici reali 16×16 e mostrato applicazioni con matrici complesse 8×8, equivalenti a sistemi reali 16×16. La risposta transitoria del circuito di inversione si attesta intorno a 120 nanosecondi per matrici 4×4, una misura dell’estremo parallelismo tipico dell’analogico, che in parole povere vuol dire che molte operazioni avvengono tutte insieme nel circuito. Quindi appena le tensioni si stabilizzano (circa 120 ns nel caso 4×4) il risultato è già disponibile, senza eseguirle una per volta.
L’idea si colloca dentro il dibattito sui limiti dell’architettura von Neumann, il modello classico in cui CPU e memoria sono separate e i dati devono viaggiare avanti e indietro su bus più lenti del calcolo, dove la distanza tra processore e memoria crea colli di bottiglia nelle elaborazioni a dati intensivi. Gli array di memoria resistiva consentono il calcolo in situ, con operazioni svolte direttamente dove i dati risiedono. Se l’accuratezza analogica raggiunge quella digitale, si aprono strade concrete per centri di calcolo più efficienti, un tema centrale nell’era dell’intelligenza artificiale, in cui l’addestramento di reti neurali richiede moli enormi di operazioni matriciali. La vera prova sarà spingere oltre le dimensioni dimostrate e integrare la tecnologia in sistemi produttivi. Da come andrà questa fase dipenderà se parliamo di una svolta industriale o di un brillante risultato da laboratorio.
Per approfondire: link all’articolo originale
