La progettazione di un chip, in particolare la struttura fisica e l’organizzazione dei suoi componenti, è un lavoro lungo e laborioso. Esso richiede il posizionamento di blocchi di logica e di memoria, o di gruppi di blocchi chiamati macro, in modo tale che la potenza e le prestazioni siano massimizzate e l’area del chip sia ridotta al minimo. Nonostante cinque decenni di ricerca, il floorplanning dei chip è sempre stato resistente all’automazione, richiedendo mesi di intensi sforzi da parte degli ingegneri per produrre layout utilizzabili.
Ora però ricercatori di Google hanno realizzato un sistema basato sull’apprendimento per rinforzo e sulle reti a convoluzioni. Il loro metodo utilizza l’esperienza passata per diventare migliore e più veloce nel risolvere nuove istanze del problema, facendo sì che la progettazione dei chip sia eseguita da agenti artificiali che potranno così godere di più esperienza rispetto a qualsiasi progettista umano.
In meno di sei ore questo sistema ha generato autonomamente chip con layout superiori o paragonabili in tutte le metriche chiave (compreso il consumo di energia, le prestazioni e le dimensioni del chip) a quelli prodotti dagli ingegneri umani. Sei ore dell’AI, contro settimane di lavoro degli ingegneri.
Ma non si tratta solo di teoria. Il metodo è stato utilizzato per progettare la nuova generazione di acceleratori di intelligenza artificiale di Google, le TPU v4.
Per approfondire: A graph placement methodology for fast chip design (se per accedere al paper vi scontrate con il paywall, provate questo link)
